Beschreibungen zu  SiRFstarIIe/LP Chip Set    - frei übersetzt-

A Low Power GPS Chip Set for Consumer Products

 

Der SiRFstarIIe/LP Chip wurde im Jahre 2002 eingeführt. Der 12 Kanalreceiver kann auch WAAS/EGNOS Signale verarbeiten

GPS Gerät mit SiRFstarIIe/LP steht für ein innovatives Produkt mit Battery Power. Die Leistungsaufnahme bei voller Leistung beträgt 65 mA und 20mA bei TricklePower-Modus. Der SiRFstarIIe/LP eins der lowest Power  full-feature GPS Chipsätze welches es auf dem Markt gibt. Der Chipsatz hat eine ARM7/TDMI-CPU

mit 40 MIPS Gesamtprocesspower.  Diese kann als Engine verwendet werden, um in Ihr Produkte einzubauen. Teilkosten können verringert werden, indem man die Extra-CPU entfernt.

 

 Die SiRFstarIIe/LP Familie wird vom GRF2i/LP low-power front end, vom GSP2e/LP in hohem Grade integrierten Digitalsection und mit der Software GSW2, die einen Weg für neue Eigenschaften und ununterbrochene GPS Verbesserung zur Verfügung stellt

 

 

SiRF Chips and Software

SiRFstarIIe/LP Chip Set

A Low Power GPS Chip Set for Consumer Products

 

 

ARCHITECTURE HIGHLIGHTS	FAMILY HIGHLIGHTS
Industry Leading GPS Performance Builds on high performance SiRFstarIIe Architecture supports user task integration Signal acquisition using 1920 time/frequency search channels SBAS (WAAS and EGNOS), and DGPS support Multipart-mitigation hardware Cold Start under 45 seconds	GSP2e/LP - Flexible Digital IC Microprocessor throughput measured at up to 40 MIPS 8k of cache for improved throughput On-chip 1Mb SRAM for GPS navigation Integrated high-precision Real-Time Clock Extensive GPS receiver peripherals 2 UARTS, high speed serial bus, battery backed SRAM, >40 GPIO,
Low Power Under 175 mW at full power TricklePowerTM mode reduces power to under 60 mW Adaptive TricklePower intelligently switches between full and TricklePower. Push to fix reduces power by as much as 98%	GRF2i/LP - Low Power RFIC On-chip VCO and reference oscillator Integrated LNA Uses less than 30 mA's of current Simplified digital interface
Maximizes GPS Position Availability SingleSatTM updates in reduced visibility Superior urban canyon performance FoliageLockTM for weak signal tracking	GSW2 Modular Software Easily integrated into existing systems 95% CPU throughput available for user tasks Tunable performance in all applications Robust development environment Compatible with SiRFloc and SiRFXtrac

 

 

 SiRFstarII ARCHITECTURE

 

 

SiRFstarIIe/LP Architektur stellt einen hohen Standard für GPS dar. Das SiRFstarIIe/LP benutzt 1.920 corrolators und 12 Channels, um schnelle Erwerb und reaquisition Zeiten, beim Halten des Spitzenstroms von unter 65 mA zur Verfügung zu stellen. TricklePower verlängert das Batterieleben, das indem er durchschnittlichen Strom auf unter 20mA verringert wird. Die überlegene Leistung des SingleSat, SnapLock, und FoliageLock sind mit weniger Energie zu betreiben.

Der Chipset besteht aus dem GSP2e/LP, einem in hohem Grade integrierten digitalen Chip mit 40 MIPS Verarbeitungsleistung und dem GRF2i/LP, eine niedrig Energie Version des GRF2i integrierten front end. Die Software GSW2 führt das package providing durch, das flexibles System Architektur für Standalone GPS basierenden Produkte bereitstellt. Das SiRFstarIIe/LP stützt auch Alleinsoftware des hohen Standplatzes Empfindlichkeit SiRFs, SiRFXtrac und Multmodus Software, SiRFLoc. Wenn die Energie niedrig ist, sind Kosten niedrig und durch die hohe Leistung des SiRFstarIIe/LP die beste Lösung.

 

SiRFstarIIe/LP BLOCK DIAGRAM

 

1

 

 

TECHNICAL SPECIFICATIONS			APPLICATIONS
Position Accuracy			The SiRFstarIIe/LP is a flexible low-power GPS chip set that integrates into a postage-stamp sized receiver. It works well where GPS is the main function such as handheld GPS, marine GPS, or personal locators or where the design calls for stand-alone GPS functionality such as GPS integrated into the batteryback of a cell phone or in an add on compact flash card. The excess processing power can be used for user tasks such as running an LCD or controlling an Automatic Vehicle Location module.
Autonomous		<10m
WAAS		<5m
Beacon DGPS		<2.5m
Receiver			CHIP ORDERING CONFIGURATION RF CHIP PACKAGES
Tracking		L1, CA code	Chip Name	Chip PN	Package
Channels		12	SiRFstarII GRF2i/LP	GRF2I/LP0210	LQFP, 48 pin
Max. Update Rate		10Hz	SiRFstarII GRF2i/LP(QFN)	GRF2I/LP0214	LQFP, 48 pin
Sensitivity		-172dBW	DIGITAL CHIP PACKAGES
Max. Altitude		<60,000 ft	SiRFstarII GSP2e/LP	GSP2E/LP-7450	TQFP, 16-bit, 100 pin
Max. Velocity		<1,000 knots	SiRFstarII GSP2e/LP	GSP2E/LP-7451	BGA, 16-bit, 144 pin
Protocol Support		NMEA, SiRF Binary	SiRFstarII GSP2e/LP	GSP2E/LP-7460	LQFP, 32-bit, 144 pin
Acquisition
Reacquisition Time	100msec
SnapStart	<3sec
Hot Start	<8sec
Warm Start	<38sec
Cold Start	<45sec
Power
Full Power (S2AM Module)	<175mW
TricklePower (1Hz)	<60mW
Voltage	2.7-3.3V (5V I/O capable)
Processor
Processor Type	ARM7/TDMI
Processor Speeds	6MHz, 12.5MHz, 25MHz, 49MHZ
Data Bus	16 Bit or 32 Bit
Ports	>40 GPIO

 

 

 

SiRF Späne und Software SiRFstarIIe/LP BLOCK-DIAGRAMM SiRFstarIIe/LP Chipset ein niedriges Energie GPS Chipset für Architektur der Verbraucher-Produkte SiRFstarII ARCHITEKTUR SiRFstarIIe/LP stellt den Standard für hohes Volumen GPS Leistung ein. Das SiRFstarIIe/LP benutzt noch 1.920 corrolators und 12 Führungen, um schnelle Erwerb und reaquisition Zeiten, beim Halten des Spitzenstroms zu Unter65 MA zur Verfügung zu stellen. TricklePower verlängert das Batterieleben, das indem er durchschnittlichen Strom auf Unter20mA sogar weiter ist, verringert. Jetzt mögen überlegene Leistung Eigenschaften Single Sat, SnapLock, und FoliageLock sind mit weniger Energie vorhanden. Das Chipset besteht aus dem GSP2e/LP, einem in hohem Grade integrierten digitalen Span mit 40 MIPSS Verarbeitungsleistung und dem GRF2i/LP, eine niedrigere Energie Version des GRF2i integrierten vorderen Endes. Die Software GSW2 führt das Paket durch, das flexibles System architechture für alleinstehende GPS gegründete Produkte bereitstellt. Das SiRFstarIIe/LP stützt auch alleinsoftware des hohen Standplatzes Empfindlichkeit SiRFs, SiRFXtrac und Multmodus Software, SiRFLoc. Wenn niedrig, ist Energie, niedrige Kosten und hohe Leistung Angelegenheit SiRFstarIIe/LP die beste Lösung. DIE ARCHITEKTUR-HÖHEPUNKTE Industrie, die GPS Leistung Bauten auf hohe Leistung SiRFstarIIe Architekturunterstützungsbenutzeraufgabe Integration Signalerwerb mit 1920 time/frequency Suchführungen SBAS führen (WAAS und EGNOS) und DGPS Unterstützung Mehrweg - Multipath -mitigationkleinteile der Kaltstart unter 45 Sekunden einer niedrigen Energie unter 175 mW am volle Energie TricklePowerTM Modus verringert Energie bis Unter60, die mW anpassungsfähiges TricklePower intelligent zwischen voll und TricklePower schaltet. Zu regeln der Stoß verringert Energie vorbei, soviel wie, 98% GPS Position Verwendbarkeit SingleSatTM Updates in verringerter überlegener städtischer Schluchtleistung FoliageLockTM der Sicht für das schwache Signal maximiert, das FAMILIE aufspürt, GSP2e/LP - den flexiblen Digital IS Mikroprozessordurchsatz gemessen an bis 40 MIPSS 8k des Pufferspeichers für verbessertes Durchsatz Auf-Span 1Mb SRAM für GPS Navigation integrierte high-precision Realzeittaktgeber umfangreiche GPS Empfängerperipherie 2 UARTS, Schnellserienbus, Batterie unterstütztes SRAM, >40 GPIO, GRF2i/LP - niedriger Energie RFIC Auf-Span VCO und Bezugsoszillator integrierter LNA Gebrauch weniger als 30 MAS gegenwärtige vereinfachte digitale Schnittstelle GSW2 modulare Software HERVORHEBT, die leicht in den vorhandenen Systeme 95% CPU

Durchsatz integriert wird, der vorhanden ist für Benutzeraufgaben Tunable Leistung in allen Anwendungen Das robuste Entwicklung Klima, das mit SiRFloc kompatibel sind und SiRFXtrac 1 3 werten 2 entwickeln Zurückstellen-Steuerpult Bezugsxtal Adressbus Seriendaten Timemark des Bau 2-Bit DATENÜBERTRAGUNGSWEG (wahlweise freigestelltes) RTC XTAL AGC GPS Antenne Eingang RAM-(wahlweise freigestellte) ROM GPS CLKS Rf Filter-LNA GSP2e/LP GRF2i/LP Seriendaten-Energie Batterie aus